Sistem Nombor & Get Logik

SISTEM NOMBOR

KOD-KOD BINARI

ALGEBRA BOOLEAN

GET LOGIK

LITAR BERSEPADU

JENIS LITAR LOGIK

AKTIVITI 1 AKTIVITI 2

GET LOGIK

Logik dalam sistem Binari digunakan untuk menyatakan proses dan operasi sesuatu maklumat Binari dari segi penyataan matematik!

Logik Binari terdiri pembolehubah Binari dan juga ‘operasi logik’.

Operasi ini memerlukan get-get logik.

Get DAN

C = A.B @ C = A x BFormula

111

001

010

000

CBA

Jadual kebenaran

SimbolA

BC

Get ATAU

C = A + B Formula

111

101

110

000

CBA

Jadual kebenaran

SimbolA

BC

Get TAK

C = AFormula

01

10

CA

Jadual kebenaran

Simbol

Get TAK DAN

C = A . B Formula

011

101

110

100

CBA

Jadual kebenaran

SimbolA

BC

Get TAK ATAU

C = A + B Formula

011

001

010

100

CBA

Jadual kebenaran

SimbolA

BC

Get Eksklusif ATAU

C = A . B + A . B = A BFormula

011

101

110

000

CBA

Jadual kebenaran

SimbolA

BC

Get Eksklusif TAK ATAU

C = A . B + A . B = A BFormula

111

001

010

100

CBA

Jadual kebenaran

SimbolA

BC

Aktiviti 1

A. Membina dan menguji litar logik

Peralatan dan Bahan

Peralatan Kuantiti

1. Osiloskop 1

2. Kuar Logik 1

3. Bekalan Kuar AT 1

4. Perintang 150Ω 1

5. Litar bersepadu 74LS08 1

6. LED 1

7. Papan Projek 1

8. Suis SPDT 2

Aktiviti 1

Langkah kerja

Sambung litar seperti di bawah pada papan projek :-

R = 150Ω

S2-A

S1-B

1

01

0

74LS08 – GET ?

Aktiviti 1

Letakkan kedudukan suis ikut kombinasi seperti jadual keputusan di bawah :-

Masukan Keluaran

A B Keadaan LED Keadaan logik kuar logik Bacaan Osiloskop

0 0

0 1

1 0

1 1

Catat semua keadaan keluaran dengan :-

Sentuh kuar logik ke pin 3;

Sentuh kuar osiloskop ke pin 3, set pada voltan/masa ke 5 V/div

Aktiviti 1

PerbincanganApakah keadaan LED apabila keluaran berada pada logik 1.Berapakah voltan yang mewakili logik 1.

KesimpulanDari ujikaji, apakah get pada litar bersepadu 74LS08.

Litar-litar Logik

Litar logik digital terdiri daripada 2 kategori iaitu:Litar logik gabungan (COMBINATIONAL)Litar logik jujukan (SEQUENTIAL)

Litar logik gabungan Gabungan get-get logik asas untuk menentukan nilai

keluaran secara terus oleh nilai masukan.

Untuk mereka litar logik gabungan, perlukan pengetahuan tentang:- Sistem nombor perduaan (sistem digital) Perlaksanaan suatu rangkap kepada litar logik Jadual benar Pemudahan rangkap (Karnaugh-Map)

Apabila semua ilmu tersebut deketahui, litar bagi sesuatu sistem boleh direka!

Litar logik gabungan

Beberapa jenis litar logik gabungan yang digunakan sumber alamat dalam ingatan:-Pengkod (Encoder)Penyahkod (Decoder)Pemultipleks (Multiplexer)Nyahmultipleks (Demultiplexer)Pembanding (Comparator)Penambah-Penuh (Full-Adder)

Penyahkod

Digunakan untuk menukar beberapa kod seperti binari, hex dan BCD kepada nilai numeric (angka sebenar).

Litar bersepadu 74LS47 adalah contoh penyahkod BCD ke decimal.

Digabungkan dengan mengunakan keluaran yang diperlukan serta algebra boolean (K-Map, De Morgan)

Litar Bersepadu (Integrated Circuit)

Cip Litar Bersepadu (IC Chip) terbahagi kepada beberapa jenis, berdasarkan bilangan get-get di dalamnya:- SSI (Smal Scale Integration), mengandungi

kurang daripada 12 get-get asas per cip MSI (Medium Scale Integration), mengandungi 12

- 99 get-get asas per cip LSI (Large Scale Integration), mengandungi 100 -

999 get-get asas per cip VLSI (Very Large Scale Integration)

mengandungi 10,000 - 99,999 get-get asas per cip ULSI (Ultra Large Scale Integration),

mengandungi lebih 100,000 get-get asas per cip

Litar Bersepadu

Keluarga Litar Bersepadu (IC Chip) yang utama terbahagi kepada 2 iaitu :- Bipolar Junction Transistor (BJT)

TTL ECL

Metal Oxide Semiconductor (MOS) – drp FET PMOS NMOS CMOS

Litar Bersepadu

TTL (transistor-transistor logic) – yang merujuk kepada penggunaan BJT dalam pembinaannya.

Ada beberapa jenis TTL iaitu; standard TTL, low-power TTL, Schottky TTL, low-power Schottky TTL, advanced low-power Schottky TTL, advanced Schottky TTL.

CMOS (complementary metal oxide semiconductor) – merujuk kepada penggunaan PMOS dan NMOS dalam pembinaannya.

Sesuatu cip yang dibina dengan menggunakan TTL dan CMOS akan menjalankan fungsi dan operasi yang sama. Yang membezakannya hanyalah ciri prestasinya (performance characteristic).

Algebra Boolean

Boolean Algebra adalah pernyataan matematik bagi sistem digit.

Penting untuk tujuan pemahaman dan analisis litar sistem digit.

Algebra Boolean

Hukum1. Hukum Tukar-tertib (Commutative Laws)

ABC = ACB = CBA

A+B+C = B+C+A = C+A+B

2. Hukum Sekutuan (Associative Laws)A+(B+C) = (A+B)+C

A(BC) = (AB)C

3. Hukum Taburan (Distributive Laws)A(B+C) = AB+AC

Teori Asas Boolean

Permudah rangkap Boolean

Pemudahan boleh dilakukan dengan menggunakan hukum-hukum dan teori asas Boolean.

Cth;F = (A + B)(A + B) = AA + AB + AB +BB = A + AB + AB + 0 = A (1 + B) + AB = A + AB = A (1+B) = A

Ungkapan Boolean

Ungkapan Boolean digunakan untuk menganalisis fungsi litar-litar digit.

Terdapat dalam 2 bentuk iaitu :Jumlah hasil darab (Sum of Product, SOP)Hasil darab jumlah (Product of Sum, POS)

SOP(jumlah hasil darab)

Gabungan litar get DAN(hasil darab) dan ATAU(jumlah)

Contoh

Y = AB + CD

A

B

C

D

Y

POS(hasil darab jumlah)

Gabungan litar get ATAU(jumlah) dan DAN(hasil darab)

Contoh

Y = (A + B)(C + D)

A

B

C

D

Y

Litar logik jujukan

Mempunyai fungsi ingatanNilai keluaran bergantung kepada nilai

masukan dan juga nilai pada ingatan (nilai keluaran sebelumnya)

Litar logik jujukan

Sistem logik jujukan berasaskan beberapa komponen litar jujukan yang dikenali sebagai flip-flops.

Flip-flop yang paling asas digunakan adalah flip-flop RS (Set-Reset).

Antara flip-flop lain yang digunakan adalah JK, D dan T

Flip-Flop RS

SimbolQ

Q

Q

QS

R

S

R

S

R Q

Q

Tatarajah

Get TAK ATAU

Get TAK DAN

Flip-Flop RS

S R Q Q Status

0 0 Q Q Tak Berubah

0 1 1 0 Set

1 0 0 1 Reset

1 1 0 0 Dilarang

Jadual Kebenaran Flip Flop RS Get TAK ATAU

S R Q Q Status

0 0 1 1 Dilarang

0 1 1 0 Set

1 0 0 1 Reset

1 1 Q Q Tak Berubah

Jadual Kebenaran Flip Flop RS Get TAK DAN

Q

Q

S

R

Get TAK DAN

Q

QS

R

Get TAK ATAU

Flip-Flop RS Denyut

S

Clock

R

Q

Q

ClockS

R

Q

Q

Simbol Tatarajah

Dengan tambahan denyut (clock), keluaran bergantung kepada picuan +ve atau picuan –ve denyut

Flip-Flop RS Denyut

Jadual Kebenaran

Flip Flop RS Denyut

Picuan +ve

Invalid??11

Set0101

Reset1010

No changeQ0Q0X00

QQClockRSStatus

KeluaranMasukan

1 2 3 4 5 6Clock

S

R

Q

No change Reset

SetReset

Set Set

Q

Gelombang masukan & keluaran mengikut denyut +ve

Litar logik jujukan

Litar Jujukan berdasarkan kepada penggunaan flip-flop adalah seperti :-

Penghitung (Counter) Shift Register Memory Device Pemasa (Timer 555)

Penghitung (Counter)

Menyimpan ingatan (memory) sebelum menyimpan maklumat yang baru ikut denyut (Clock) yang dihasil.

Terdiri dari gabungan flip-flop JK dan get-get logik (Adder).

Penghitung yang selalu digunakan adalah Penghitung 4-bit.

QA

AB

QD

QC

QB

Gnd

RO(1)

RO(2)

R9(1)

R9(2)

Vcc

Gambarajah Litar Bersepadu

74LS90

Pemasa (Timer 555)

Digunakan untuk menghasilkan rantaian denyut yang serupa @ sama

Menggunakan flip-flop jenis RS.

Dapat memberi picuan yang sama kepada penghitung (counter), pengeluar bunyi, penguji keterusan dan pembilang getar (multivibrator).

Gambarajah Litar Bersepadu

Gnd

Trigger

Output

Control Voltage

Threshhold

Discharge

Vcc

Reset

1

555

Aktiviti 2

Membina litar berdigit yang mengandungi pemasa, penghitung, penyahkod dan pemapar.

Sambung litar seperti rajah di bawah :-

1

555

a

c

d

e

f

g

b

74LS90 74LS47

Aktiviti 2

Perbincangan Dari litar yang dibina, namakan

komponen yang termasuk dalam kategori litar logik berkombinasi.