TSK205 Kuliah6 CMOS TinjauanPraktikal
Transcript of TSK205 Kuliah6 CMOS TinjauanPraktikal
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
1/42
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 1 / 42
Teknologi Implementasi: CMOS dan Tinjauan Praktikal
Eko Didik Widianto ([email protected])
Sistem Komputer - Universitas Diponegoro
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
2/42
Review Kuliah
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 2 / 42
• Sebelumnya dibahas sintesis dan analisis rangkaian logika. Rangkaian logika
tersusun atas gerbang-gerbang logika untuk menyatakan suatu fungsi
• Selanjutnya adalah mempelajari implementasi gerbang-gerbang logika
menggunakan teknologi CMOS serta abstraksi sistem terhadap underlyinghardwarenya
◦ Bagaimana transistor beroperasi dan membentuk saklar sederhana
◦ Asumsi dan disiplin dalam abstraksi sistem digital
◦ Tinjauan praktikal implementasi sistem
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
3/42
Bahasan
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 3 / 42
Teknologi CMOSLevel Tegangan Logika
Saklar Transistor
Transistor NMOS
Transistor PMOS
Implementasi RangkaianGerbang Logika CMOS
Tinjauan Fisik: Asumsi dan Disiplin
Abstraksi Digital
Level Logika
Level Beban StatisBeban Kapasitif
Konduktor Sempurna
Delay Propagasi
Sumber Daya
Buffer dan Transmission GateBuffer
Tri-state
Transmission Gate
Implementasi CMOS
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
4/42
Teknologi CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 4 / 42
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
5/42
Nilai Logika sebagai Level Tegangan
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 5 / 42
• Variabel biner akan dinyatakan sebagai sinyal di rangkaian elektronik
◦ Nilai variabel merepresentasikan level tegangan (*) atau arus
◦ Membedakan nilai logika berdasarkan tegangan threshold
◦ Sistem logika positif
• Level tegangan di atas threshold −→logika 1 (high, H)
• Level tegangan di bawah threshold −→logika 0 (low, L)
◦ Sistem logika negatif sebaliknya
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
6/42
Nilai Logika sebagai Level Tegangan
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 6 / 42
• V ss merupakan tegangan minimum yang
ada di sistem. Bisa bernilai negatif. Akan
digunakan V ss
= 0V
• V DD adalah tegangan suplai. Nilai
tegangan: +5V, +3.3V atau 1.2V. Akan
digunakan V DD = 5V
Sistem Logika Positif
• Level tegangan untuk V 0,max (threshold maksimal) dan V 1,min(threshold minimal) tergantung dari teknologi implementasi
• Level tegangan V ss - V 0,max−→logika 0 (low, L)
• Level tegangan V 1,min- V DD−→logika 1 (high, H)
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
7/42
Saklar Transistor
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 7 / 42
• Rangkaian logika dibangun dengan transistor
• Asumsi sebuah transistor beroperasi seperti saklar sederhana yang
dikontrol oleh sinyal logika x
• TIpe transistor untuk mengimplementasikan saklar sederhana yangsering digunakan adalah MOSFET (Metal Oxide Semiconductor
Field Effect Transistor )
• 2 tipe MOSFET:
◦ N-channel (NMOS)
◦ P-channel (PMOS)
• Sebelumnya, rangkaian hanya menggunakan salah satu transistor
NMOS atau PMOS saja, bukan keduanya
• Rangkaian sekarang menggunakan CMOS (Complementary MOS )
yang tersusun atas NMOS dan PMOS
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
8/42
Transistor NMOS sebagai Switch
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 8 / 42
Transistor NMOS Simbol NMOS
s
Model saklar NMOS: Fungsi saklar:
• x low (x = 0) →saklar ter-
buka
• x high (x = 1) →saklar
tersambung
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
9/42
Operasi NMOS sebagai Saklar
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 9 / 42
• Transistor beroperasi dengan
mengontrol tegangan V G di
terminal Gate (G)
• Jika V G low, tidak ada koneksi
antara terminal Source (S) dan
Drain (D). Transistor mati (off)
• Jika V G high, transistor hidup(on). Seolah seperti saklar
tertutup antara terminal
Source (S) dan Drain (D)
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
10/42
Transistor PMOS sebagai Switch
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 10 / 42
Transistor PMOS Simbol PMOS
Model saklar NMOS: Fungsi saklar:
• x low (x = 0) →saklar ter-
sambung
• x high (x = 1) →saklar
terputus
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
11/42
Operasi PMOS sebagai Saklar
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 11 / 42
• Transistor beroperasi dengan
mengontrol tegangan V G di
terminal Gate (G)
• Jika V G low, tidak ada koneksi
antara terminal Source (S) dan
Drain (D). Transistor mati (off)
• Jika V G high, transistor hidup(on). Seolah seperti saklar
tertutup antara terminal
Source (S) dan Drain (D)
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
12/42
NMOS dan PMOS dalam Rangkaian Logika
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 12 / 42
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
13/42
NMOS dan PMOS dalam Rangkaian Logika
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 13 / 42
• Saat transistor NMOS on, maka terminal drainnya pulled-down ke Gnd
• Saat transistor PMOS on, maka terminal drainnya pulled-up ke VDD
• Disebabkan cara operasi transistor:
◦ Transistor NMOS tidak dapat digunakan untuk mendorong
terminal drainnya secara penuh ke VDD
◦ Transistor PMOS tidak dapat digunakan untuk mendorong
terminal drainnya secara penuh ke GND
• Sehingga Dibentuk CMOS, transistor NMOS dan PMOS dipasangkan
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
14/42
Gerbang Logika CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 14 / 42
• Gerbang CMOS: pasangan NMOS dan PMOS
◦ transistor NMOS membentuk pull-down network (PDN)
◦ transistor PMOS membentuk pull-up network (PUN)
• Fungsi yang direalisasikan dengan PDN dan PUN adalah saling
berkomplemen satu dengan yang lain
• PDN dan PUN mempunyai jumlah transistor yang sama
◦ Disusun sehingga kedua jaringan adalah dual satu sama lain
◦ Dimana PDN mempunyai transistor NMOS secara seri, maka
PUN mempunyai PMOS secara paralel dan sebaliknya
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
15/42
Gerbang Logika CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 15 / 42
• Untuk semua valuasi sinyal
masukan:
◦ PDN menarik V f ke
Gnd (pull-down);
atau
◦ PUN menarik V f ke
V DD (pull-up)
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
16/42
Gerbang NOT CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 16 / 42
• Diimplementasikan dengan 2 transistor
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
17/42
Gerbang NAND CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 17 / 42
• Diimplementasikan dengan 4 transistor
x1 x2 T1 T2 T3 T4 f
0 0 On On Off Off1
0 1 On Off Off On
1
1 0 Off On On Off
1
1 1 Off Off On On
0
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
18/42
Gerbang NOR CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 18 / 42
• Diimplementasikan dengan 4 transistor
x1 x2 T1 T2 T3 T4 f
0 0 On On Off Off1
0 1 On Off Off On
0
1 0 Off On On Off
0
1 1 Off Off On On
0
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
19/42
Gerbang AND CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 19 / 42
• Diimplementasikan dengan 6 transistor
x1 x2T1 T2 T3 T4 T5 T6
f
0 0 On On Off Off Off On 0
0 1 On Off Off On Off On 0
1 0 Off On On Off Off On 0
1 1 Off Off On On On Off 1
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
20/42
Gerbang OR CMOS
Teknologi CMOS
• Level Tegangan Logika
• Saklar Transistor
• Transistor NMOS
• Transistor PMOS
• Implementasi Rangkaian
• Gerbang Logika CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 20 / 42
• Diimplementasikan dengan 6 transistor
x1 x2T1 T2 T3 T4 T5 T6
f
0 0 On On Off Off Off On 0
0 1 On Off Off On On Off 1
1 0 Off On On Off On Off 1
1 1 Off Off On On On Off 1
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
21/42
Tinjauan Fisik: Asumsi dan
Disiplin
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 21 / 42
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
22/42
Sistem Kompleks -> Abstraksi
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 22 / 42
• Bagaimana sebuah IC kompleks dapat didesain?
◦ tersusun atas jutaan (milyaran) transistor
◦ melakukan fungsi kompleks
• Solusinya adalah dengan abstraksi
◦ mengidentifikasikan aspek yang penting untuk dikerjakan
◦ ’menyembunyikan’ detail dari aspek yang lain
• Abstraksi digital:
◦ membuat asumsi
◦ mengikuti disiplin yang membuat asumsi valid sehingga detail
dapat disembunyikan, fokus dengan yang penting
• Setidaknya terdapat 5 asumsi dan disiplin dalam abstraksi digital
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
23/42
Asumsi #1: Level Logika
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 23 / 42
• Asumsi: Semua sinyal mempunyai tegangan ’low’ dan ’high’ yang
memadai (level logika) untuk merepresentasikan nilai diskrit 0 dan 1
(positive-logic )
◦ Saat ini, level logika TTL menjadi level standar untuk IC logika
• Tegangan supplai: 5V, 3.3V, 1.8V dan 1.2V
• Menggunakan tegangan threshold untuk membedakan nilai 0 dan 1
• Akan problem sensitivitas
saat ada variasi threshold
(misalnya di penerima)
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
24/42
Margin Noise
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 24 / 42
• Menggunakan 2 threshold:
◦ threshold tinggi dan threshold
rendah. Ada zona unspecified
◦ rentan dengan noise, interferensi,
rugi-rugi parasitic saat transmisi
• Solusi: menambah threshold output
V OL < V IL dan V OH > V OL
• Disiplin: komponen mematuhi spesifikasi
noise margin yang mencukupi untuk
mengantisipasi noise, sehingga level
tegangan tidak terganggu
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
25/42
Asumsi #2: Level Beban Statis
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 25 / 42
• Asumsi: Arus untuk mensuplai komponen mencukupi tanpa mengganggu level logika
◦ Ditentukan oleh rangkaian internal di komponen (resistansi output seri)
• Static load: arus yang mengalir saat beban dihubungkan ke output rangkaian
◦ Static berarti hanya melihat beban saat nilai sinyal tidak berubah
◦ Masukan high: komponen input mensuplai (source ) arus ke beban
◦ Masukan low: komponen menerima (sink ) arus dari beban
• Disiplin: rangkaian tidak overload, membatasi fanout untuk memenuhi konstrain
beban statis
◦ Manufaktur menyediakan karakteristik load statis (I OH , I OL , I IH dan I IL)
◦
Desainer memastikan fanout (jumlah input yang dapat didrive oleh suatuoutput) tidak mempengaruhi level logika
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
26/42
Karakteristik beban statis
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 26 / 42
Diberikan: Arus input: komponen sbg load
Arus output: komponen sbg
driver
Nilai arus: negatif (arus keluar
dari terminal), positif (arusmasuk ke terminal)
• Tiap keluaran terminal dapat source/sink arus 24mA dan beban masukan 5µA,sehingga dapat mendrive 24mA/5µA = 4800 masukan
• Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logika low
tegangan naik menjadi 0.55V
• Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuk logika low
• Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehingga fanout
maksimal 2400 masukan
◦ Tapi, beban statis bukan satu-satunya faktor yang menentukan fanout
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
27/42
Asumsi #3: Beban Kapasitif dan Delay Propagasi
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 27 / 42
• Asumsi: Perubahan level sinyal terjadi secara seketika
• Real: transisi level sinyal tidak seketika
◦ rise-time (tr): lamanya waktu sinyaltegangan naik dari level rendah ke tinggi
◦ fall-time (tf ): lamanya waktu sinyaltegangan turun dari level tinggi ke
rendah
• Di tiap komponen: resistansi seri (rs),
kapasitansi masukan (C in)
• Saat output dihubungkan dengan beberapa beban masukan secara paralel, C in=total Cin semua masukan. Transisi jadi lebih lambat (landai)
• Disiplin: Minimalkan fanout untuk mengurangi beban kapasitif, sehingga memenuhi
konstrain delay propagasi
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
28/42
Asumsi #3: Delay Propagasi
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 28 / 42
• Selain itu, delay propagasi komponen (tpd): lamanya waktu dari perubahan inputsampai outputnya berubah
• Misalnya: C in tipikal dari komponen IC logika adalah 5pF. Suatu komponen(misalnya gerbang AND) mempunyai delay propagasi maksimum, tpd 4.3ns yang
diukur saat kapasitansi load C L 50pF. Berapa fanout gerbang AND yang dapatdigunakan tanpa menyebabkan delay propagasi yang melebihi nilai maksimum
◦ Maksimum fanout = C L/C in = 50 pF/5 pF = 10
◦ Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray antara
keluaran dan masukan
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
29/42
Asumsi #4: Wire adalah Konduktor Sempurna
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 29 / 42
• Asumsi: Perubahan nilai di keluaran akan langsung dapat dilihat
seketika oleh masukan komponen yang terhubung ke keluaran
tersebut
◦ Wire adalah konduktor sempurna yang dapatmempropagasikan sinyal tanpa delay
◦ Wire adalah jalur transmisi
• Untuk jalur pendek, asumsi dapat diterima
• Jalur panjang, disiplin perlu diperhatikan. Misalnya saat
mendesain rangkaian kecepatan tinggi
• Terdapat kapasitansi dan induktansi parasitik yang tidak
dapat diabaikan
• Disiplin: menjaga delay propagasi sinyal masih memenuhi konstrain
kecepatan data
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
30/42
Asumsi #5: Flip-flip (Sekuensial)
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 30 / 42
• Asumsi: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai masukannya
seketika saat transisi masukan clock dari 0 ke 1 (transisi naik). Selain itu, nilai yang
tersimpan akan terlihat di keluarannya seketika itu juga
• Flip-flop membutuhkan nilai yang akan disimpan
harus ada di jalur masukan dalam interval waktu
sebelum transisi clock naik. Disebut setup time
• Dan nilainya harus tidak berubah antara interval
tersebut sampai suatu interval setelah transisi clock
naik. Disebut hold time
• Nilai yang tersimpan tidak langsung tampak di keluaran, namun ada delay. Disebut
clock-to-output delay
• Disiplin: rangkaian harus memenuhi konstrain berikut
◦ Perubahan data masukan harus tidak terjadi dalam interval th
◦ Keluaran data dari satu sisi clock harus sampai di masukan flip-flop
selanjutnya sebelum interval setup time di clock berikutnya
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
31/42
Sumber Daya
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
• Abstraksi Digital
• Level Logika
• Level Beban Statis
• Beban Kapasitif
• Konduktor Sempurna
• Delay Propagasi
• Sumber Daya
Buffer dan Transmission
Gate
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 31 / 42
• Dua sumber konsumsi daya di rangkaian digital
◦ daya static: disebabkan karena arus bocor (leakage current)
antar dua terminal atau terminal dengan ground
• Terjadi secara kontinyu, tidak dipengaruhi oleh operasi
rangkaian
◦ daya dinamik: disebabkan karena adanya charging dan
discharging di kapasitansi beban saat ada transisi level
tegangan logika di keluaran (naik/turun)
• Dipengaruhi oleh frekuensi perubahan level sinyal
•
Upaya mengontrol konsumsi daya:
◦ daya statik: memilih komponen dengan konsumsi daya statik
rendah
◦ daya dinamik: mengurangi frekuensi transisi sinyal
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
32/42
Buffer dan Transmission Gate
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 32 / 42
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
33/42
Buffer
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 33 / 42
• Buffer sering digunakan di rangkaian yang mempunyai load (beban) kapasitif besar
• Dapat dibuat dengan kemampuan kapasitas driving yang berbeda
◦ Tergantung ukuran transistor yang digunakan
◦ Semakin besar transistor→kemampuan menangani arus yang lebih banyak
◦ Umumnya digunakan untuk mengontrol LED (light emitting diode)
• Buffer mempunyai fan-out yang lebih besar daripada gerbang logika lainnya
Buffer non-inverting Buffer inverting
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
34/42
Buffer (Gerbang) Tri-State
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 34 / 42
• Gerbang (Buffer) Tri-state mempunyai:
◦ satu input (x)
◦ satu output (f )
◦ satu masukan kontrol (e)
• Saat e = 1, buffer melalukan nilai x ke f. Jika e = 0, masukan buffer
terputus dari keluaran f
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
35/42
Buffer (Gerbang) Tri-State
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 35 / 42
• Untuk baris dimana e=0,
keluaran dinyatakan dengan
nilai Z
◦ Nilai Z disebut kondisi
high-impedance
• Nama tri-state berasal dari 2keadaan normal (0 dan 1) dan
Z sebagai keadaan ketiga
(tidak mempunyai keluaran)
e x f
0 0 Z
0 1 Z
1 0 0
1 1 1
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
36/42
Tipe Buffer Tri-state
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 36 / 42
• 4 konfigurasi buffer tri-state: tipe output dan sinyal kontrol
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
37/42
Aplikasi Buffer
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 37 / 42
•
Kedua output gerbang tristate dihubungkan
◦ Ini dimungkinkan, karena salah satu keluaran gerbang tri-state
akan Z (high-impedance )
• Fungsi: multiplekser 2-masukan
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
38/42
Transmission Gate
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 38 / 42
• Transmission gate (TG) berfungsi seperti saklar, menghubungkan
input (x) ke output (f )
◦ Umumnya digunakan untuk mengimplementasikan gerbang
XOR dan rangkaian multiplekser
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
39/42
Buffer non-inverting CMOS
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 39 / 42
• Menggunakan 4 transistor
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
40/42
Transmission Gate CMOS
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 40 / 42
• Menggunakan 2 transistor
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
41/42
Buffer Tri-state CMOS
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
@2011 eko didik widianto (http://didik.blog.undip.ac.id) TSK205 Sistem Digital - Siskom Undip – 41 / 42
• Menggunakan 8 transistor
-
8/16/2019 TSK205 Kuliah6 CMOS TinjauanPraktikal
42/42
Multiplekser dan XOR dengan TG
Teknologi CMOS
Tinjauan Fisik: Asumsi dan
Disiplin
Buffer dan Transmission
Gate
• Buffer
• Tri-state
• Transmission Gate
• Implementasi CMOS
• Hitung jumlah transistor yang diperlukan