Laporan Adder Dan Subtractor

download Laporan Adder Dan Subtractor

of 9

Transcript of Laporan Adder Dan Subtractor

  • 8/18/2019 Laporan Adder Dan Subtractor

    1/9

    LAPORAN PRAKTIKUM SISTEM DIGITAL

    PERCOBAAN 3 RANGKAIAN PENJUMLAHAN DAN PENGURANGAN BINER 

    DISUSUN OLEH : INAYATI HAJJAR AKBARI (A/14302244001)

    LABORATORIUM ELEKRONIKA DAN INSTRUMENTASI

    JURUSAN PENDIDIKAN FISIKA FMIPA UNY

    TUJUAN PERCOBAAN :

    1. Mengenal cara kerja rangkaian penjumlah biner 2. Dapat menyusun rangkaian penjumlah Full Adder dari gerbang-gerbang logika

    3. Mengenal cara kerja rangkaian pengurang biner 

    4. Dapat menyusun rangkaian penjumlah Full ubtractor dari gerbang-gerbang logika 

    DASAR TEORI :

    Rangkaian Penjumlah Penuh (Full Adder atau FA)

    Proses penjumlahan pada umumnya dapat mengakomodasi simpanan dari sebelumnya. Suatu

    rangkaian yang memenuhi syarat tersebut dikenal sebagai rangkaian penjumlah penuh (full adder).

    Tentu saja rangkaian penjumlah penuh memiliki tiga terminal masukan dan dua terminal keluaran. Kita

    dapat merancang suatu rangkaian gerbang logika yang berfungsi sebagai penjumlah penuh. Lebih

    dahulu kita susun suatu tabel kebenaran yang menunjukkan perubahan nilai-nilai masukan dan keluaran

    untuk semua keadaan yang mungkin. Tabel berikut adalah tabel kebenaran suatu rangkaian dengan tiga

    masukan A, B, dan Ci serta dengan dua keluaran S dan C0.

    Baris Masukan Keluaran

    ke A B   Ci S   Co

    0 0 0   0 0   0

    1 0 0   1 1   0

    2 0 1   0 1   0

    3 0 1   1 0   1

    4 1 0   0 1   0

    5 1 0   1 0   1

    6 1 1   0 0   1

    7 1 1   1 1   1

    !leh karena terdapat dua keluaran" kita akan merancang rangkaian untuk setiap keluaran secaraindi#idual" masing-masing adalah$

    S = Sm (1,2,4,7) C = Sm (3,5,6,7)

      = Cin ⊕ (A ⊕ B). = AB + Cin (A ⊕ B).

    Rangkaian Pengurang Penuh (F!! S"#$%'$)

  • 8/18/2019 Laporan Adder Dan Subtractor

    2/9

    %angkaian Full ubtractor merupakan suatu rangkaian yang ber&ungsi untuk melakukan

     pengurangan pada 2 bilangan yang telah dikon#ersikan menjadi bilangan biner. 'ada rangakain ini"

    selain input A dan ( juga terdapat input )-in dengan 2 keluaran. (erikut table kebenaran suatu

    rangkaian$

    *+', !,',A1 (1 ) in )out

    1 1 1

    1 1 1

    1 1 1

    1 1

    1 1

    1 1

    1 1 1 1 1

    !leh karena terdapat dua keluaran" kita akan merancang rangkaian untuk setiap keluaran secaraindi#idual" masing-masing adalah$

    S = Sm (1,2,4,7) C = Sm (1,4,5,7)

      = Cin ⊕ (A ⊕ B). =  B A / Cin (A ⊕ B)

    ALAT DAN BAHAN

    1. )atu daya

    2. Multimeter 3. 0D

    4. 'roject board

    . *) 44"45"432"45676. 8abel jumper 

    LANGKAH PERCOBAAN

    A. 'ercobaan 1 Full ADD% 

    1. Merangkai suatu rangkaian dengan beberapa *) 45"432"4567 dan menyusun dua

    rangkaian 9al& Adder dengan tambahan gerbang !% 4327 sedemikian sehinggamembentuk rangkaian Full Adder seperti berikut $

    %angkaian 9al& Adder %angkaian Full Adder 

    2. Mem#ariasi masukan A"( dan )in

  • 8/18/2019 Laporan Adder Dan Subtractor

    3/9

  • 8/18/2019 Laporan Adder Dan Subtractor

    4/9

    2. 1 1 1

    3. 1 1

    4. 1 1

    . 1 1 1

    6. 1 1 1

    . 1 1 5. 1 1 1 1 1

    PEMBAHASAN

    'raktikum kali ini berjudul rangkaian penjumlahan dan pengurangan biner yang

    mempunyai tujuan mengenal cara kerja rangkaian penjumlah biner" dapat menyusun rangkaian

     penjumlah &ull adder dari gerbang-gerbang logika" mengenal cara kerja rangkaian pengurang

     biner dan dapat menyusun rangkaian penjumlah &ull subtractor dari gerbang-gerbang logika'ercobaan pertama dengan menyusun 2 rangkaian 9al& Adder dengan tambahan gerbang

    !% 4327 dengan memberi masukan :cc sebesar #olt didapatkan 5 data dengan

    mem#ariasikan masukan pada A"( dan ) in sebanyak 5 kali dan dua keluaran yaitu !s ditandai

    dengan 0D ber;arna kuning dan keluaran !c ditandai dengan 0D ber;arna hijau. (erikutdata dan gambar rangkaian yang didapatkan

    1. aat masukan A"( dan )in < ""7 !s dan !c"7 ditandai dengan tidak adanya 0D yang

    menyala.

    2. aat masukan A"( dan )in < ""17 !s dan !c ditandai dengan 0D ber;arna kuning yang menyal

    3. aat masukan A"( dan )in < 1""7 !s dan !c

    1"7 ditandai dengan 0D ber;arna kuning yang

    menyala.

    4. aat masukan A"( dan )in < 1"1"7 !s dan !c

    ditandai dengan 0D ber;arna hijau yang menyala.

  • 8/18/2019 Laporan Adder Dan Subtractor

    5/9

    . aat masukan A"( dan )in < ""17 !s dan !c

    1"7 ditandai dengan 0D ber;arna kuning yang

    menyala.

    6. aat masukan A"( dan )in < "1"17 !s dan !c

    ditandai dengan 0D ber;arna hijau yang menyala.

    . aat masukan A"( dan )in < 1""17 !s dan !c

    "17 ditandai dengan 0D ber;arna hijau yang

    menyala.

    5. aat masukan A"( dan )in < 1"1"17 !s dan !c

    ditandai dengan kedua 0D yang ber;arna kuning d

    hijau menyala.

    abel yang diperoleh dengan membandingkan dengan persamaan logika secara teori"

    Os/S = Sm (1,2,4,7) Oc/C = Sm (3,5,6,7)

      = Cin ⊕ (A ⊕ B). = AB + Cin (A ⊕ B).

  • 8/18/2019 Laporan Adder Dan Subtractor

    6/9

    '%A8*8,M !%*

    )in A ( !s= !c=)A ⊕ B

    Os/S

    AB Cin (A ⊕ B)

    !c=)

    Cin ⊕ (A ⊕ B) AB + Cin (A ⊕ B

    1 1 1 1

    1 1 1 1

    1 1 1 1 11 1 1

    1 1 1 1 1 1

    1 1 1 1 1 1

    1 1 1 1 1 1 1 1

    etelah dibandingkan dengan persamaan logika secara teori dapat dikatakan bah;a data yangdiperoleh melalui praktikum sama dengan hasil analisis melalui persamaan logika secara teori dan

    dapat dikatakan bah;a hasil praktikum sudah sesuai dengan teori yang mendasari.

    'ercobaan kedua dengan menyusun rangkaian Full ubtractor dengan menambahkan gerbang +! *) 447 pada rangkaian Full Adder dengan memberi masukan :cc sebesar #olt didapatkan 5

    data dengan mem#ariasikan masukan pada A"( dan ) in sebanyak 5 kali dan dua keluaran yaitu !sditandai dengan 0D ber;arna kuning dan keluaran !c ditandai dengan 0D ber;arna hijau. (erikutdata dan gambar rangkaian yang didapatkan

    1. aat masukan A"( dan )in < ""7 !s dan !c

    "7 ditandai dengan tidak adanya 0D yang

    menyala.

    2. aat masukan A"( dan )in < "1"7 !s dan !c 1

    ditandai dengan kedua 0D yang ber;arna kuning da

    hijau menyala.

    3. aat masukan A"( dan )in < 1""7 !s dan !c1"7 ditandai dengan 0D ber;arna kuning yang

    menyala.

    4. aat masukan A"( dan )in < 1"1"7 !s dan !c ditandai dengan tidak adanya 0D yang menyala.

  • 8/18/2019 Laporan Adder Dan Subtractor

    7/9

    . aat masukan A"( dan )in < ""17 !s dan !c1"17 ditandai dengan kedua 0D yang ber;arna

    kuning dan hijau menyala.

    6. aat masukan A"( dan )in < "1"17 !s dan !c ditandai dengan 0D ber;arna hijau yang menyala.

    . aat masukan A"( dan )in < 1""17 !s dan !c

    "7 ditandai dengan tidak adanya 0D yangmenyala.

    5. aat masukan A"( dan )in < 1"1"17 !s dan !c 1

    ditandai dengan kedua 0D yang ber;arna kuning dahijau menyala.

    abel yang diperoleh dengan membandingkan dengan persamaan logika secara teori"

  • 8/18/2019 Laporan Adder Dan Subtractor

    8/9

    Os/S = Sm (1,2,4,7) Oc/C = Sm (1,4,5,7)

      = Cin ⊕ (A ⊕ B). =  B A / Cin (A ⊕ B)

    '%A8*8,M !%*

    )in A ( !s= !c=)A ⊕ B

    Os/S

     B A

    Cin (A ⊕ B)

    !c=)

    Cin ⊕ (A ⊕ B)   B A  + Cin (A ⊕B)

    1 1 1 1 1 1 1

    1 1 1 1

    1 1

    1 1 1 1 1 1

    1 1 1 1 1 1

    1 1 1

    1 1 1 1 1 1 1 1

    etelah dibandingkan dengan persamaan logika secara teori dapat dikatakan bah;a data yang

    diperoleh melalui praktikum sama dengan hasil analisis melalui persamaan logika secara teori dan

    dapat dikatakan bah;a hasil praktikum sudah sesuai dengan teori yang mendasari.

    KESIMPULAN

    (erdasarkan hasil praktikum yang sudah dilakukan dan mencocokan dengan dasar teori" dapat

    disimpulkan bah;a $

    1. elain menggunakan rangkaian Full Adder" dapat diketahui hasil keluaran rangkaian dengan beberapa masukan dengan menggunakan persamaan logika"

    ,ntuk keluaran >umlah !s7 ,ntuk keluaran impanan !c7

    Os/S = Cin ⊕ (A ⊕ B). !c=)= AB + Cin (A ⊕ B).

    2. Dapat menyusun rangkaian F,00 ADD% dengan menggunakan gerbang ?-!% 456 dan

    gerbang A+D 45 dan keduanya di !% kan dengan gerbang *) 432 menghasilkan 2 keluaran !s

    dan !c dengan 3 masukan )in"A"dan (. eperti pada rangkaian F,00 ADD% 3.

    4. elain menggunakan rangkaian Full ubtractor" dapat diketahui hasil keluaran rangkaian dengan

     beberapa masukan dengan menggunakan persamaan logika"

    Os/S = Cin ⊕ (A ⊕ B) Oc/C =  B A / Cin (A ⊕ B)

  • 8/18/2019 Laporan Adder Dan Subtractor

    9/9

    . Dapat menyusun rangkaian F,00 ,(%A)!% dengan menggunakan gerbang ?-!% 456

    dan gerbang A+D 45 dan keduanya di !% kan dengan gerbang *) 432 dan menambahkan

    gerbang +! 44 menghasilkan 2 keluaran !s dan !c dengan 3 masukan )in"A"dan (. eperti pada rangkaian F,00 ,(%A)!%