POLISAS

TEKNOLOGI

TERAS

PEMBANGUNAN

TOPIK 1

PEMBINAAN GET – GET

LOGIK ASAS

1.1 Menerangkan dengan bantuan rajah, ciri – ciri diod dan transistor sebagai suis merujuk kepada voltan melintasi diod dan transistor.

Apakah itu get logik? o Get logik adalah litar elektronik yang mewakili fungsi – fungsi logik.

Terdapat banyak jenis get – get logik. Antaranya seperti berikut:-

NOT

NOR

AND

XOR

OR

XNOR

NAND

Dalam pembinaan get – get logik ini, terdapat beberapa komponen yang sering digunakan untuk membina get logik. Antaranya diod dan transisitor

DIOD

Diod ialah komponen elektronik dua elemen terdiri daripada anad dan katod. Rajah skemantik dan simbol diod:-

Diod merupakan komponen yang kerap digunakan utk membina get logik Diod bertindak sebagai suis elektronik Bagaimana ia bertindak sebagai satu suis?

o Diod membenarkan arus mengalir dalam satu arah sahaja. o Diod mempunyai 2 keadaan iaitu diod pincang depan dan diod pincang

songsang.

E3165 - AMY 2

Diod akan pincang depan jika anod diberi voltan positif (logik 1) dan katod

kepada kutub negatif (logik 0) ‘1’ ‘0’

Bila diod pincang depan, diod akan menutup gelung dan arus akan mengalir dari +ve voltan ker –ve voltan jika bateri dipasang.

PEMBINAAN GET ATAU MENGGUNAKAN DIOD Input A = 0, B = 0

Input A = 0, B = 1

Input A = 1, B = 0

Input A = 1, B = 1

Output Z = 0 Output Z = 1

Output Z = 1 Output Z = 1

Dari 4 kombinasi kita dapati hasil input/output nya sama dengan operasi get

ATAU.

Input OutputA B Z 0 0 0 0 1 1 1 0 1 1 1 1

E3165 - AMY 3

PEMBINAAN GET DAN MENGGUNAKAN DIOD Input A = 0, B = 0

• Voltan 5V mengalir terus ke bumi

melalui terminal A dan terminal B • Maka output Z = 0

Input A = 0, B = 1

• Terminal A umpama dibumikan kerana

menerima input berlogik 0 • Diod di terminal B menjadi pincang

songsang kerana telah menerima input berlogik 1

• Oleh demikian voltan 5V terus ke bumi melalui terminal A

• Maka output Z = 0

Input A = 1, B = 1

• Diod di terminal A menjadi pincang

songsang kerana telah menerima input berlogik 1

• Terminal B umpama dibumikan kerana menerima input berlogik 0

• Oleh demikian voltan 5V terus ke bumi melalui terminal A

• Maka output Z = 0

Input A = 1, B = 1

• A dan B menjadi pincang songsang • Oleh demikian voltan 5V akan terus ke

output Z • Maka output Z = 1

Output Z = 0

Output Z = 0

Output Z = 0

Output Z = 1

E3165 - AMY 4

TRANSISTOR DWIKUTUB

Komponen elektrik kedua yang digunakan utk membina get ialah transistor Seperti diod, transistor dibina daripada cantuman bahan jenis P dan jenis N

tetapi mengandungi 3 lapis iaitu NPN dan PNP Rajah struktur binaan dan simbol transistor

Untuk membolehkan suatu transistor itu beroperasi mengalirkan arus secara sempurna:-

o Cantuman E-B pincang depan o Cantuman C-B pincanng songsang

+

+ -

-

Dalam sistem elektronik, tapak dan pemancar transistor (E-B) dianggap sebagai suis elektronik.

Contohnya dalam pembinaan get TAK menggunakan transistor

E3165 - AMY 5

PEMBINAAN GET TAK MENGGUNAKAN TRANSISTOR

Bila input A adalah 0V, simpang E-B

akan pincang songsang menyebabkan transistor menjadi OFF dan tiada arus mengalir di situ. Oleh yang demikian output Y = 1 @ 5V.

A Y 0 1

Bila input A adalah 5V iaitu berlogik 1, simpang E-B akan pincang depan, transistor ON, arus dapat mengalir. Maka pada output Y = 0.

Output menjadi 0 kerana arus mengalir terus ke bumi.

A Y 1 0

+5V

Y

A

PEMBINAAN GET TAK DAN DENGAN MENGGUNAKAN TRANSISTOR

A

+5

Y

B

Jadual Kebenaran:-

A B Y

0 0 1 0 1 1 1 0 1 1 1 0

E3165 - AMY 6

PEMBINAAN GET TAK ATAU DENGAN MENGGUNAKAN TRANSISTOR Jadual Kebenaran:-

A B

Y

0 0 1 0 1 0 1 0 0 1 1 0

A

+5

Y

B PERBEZAAN SUIS MEKANIKAL DAN SUIS ELEKTRONIK

Suis Mekanikal Suis Elektronik Harga mahal Harga murah Komponen tidak tahan lama Tahan lama Saiz besar Saiz kecil Amat lambat (msaat) Kelajuan tinggi (n saat)

E3165 - AMY 7

1.2. Menerangkan Bagaimana Diod Dapat Digunakan Untuk Menambahkan Halaju Pensuisan Suatu Litar Transistor

HALAJU PENSUISAN

Litar yang dibina menggunakan transistor selalunya mengambil masa untuk suis ON sepenuhnya.

Masa yang diambil oleh transistor akan melambatkan halaju pensuisan. Kelemahan ini dapat diatasi dengan menambahkan satu diod schottky di antara

tapak dan pemungut transistor Simbol diod schottky:-

Contoh pemasangan diod schottky

+5V

Y

A

Kebaikan diod schottky:- o Mengambil masa yang lebih pendek untuk mengalir arus bila dikenakan

pincang depan o Contohnya bagi diod silikon, voltan pincang depannya memerlukan

sebanyak 0.7v. Tetapi bagi diod schottky hanya 0.25v sahaja

E3165 - AMY 8

1.3 Menerangkan maksud setiap masa pensuisan

Ada 4 jenis masa pensuisan iaitu o Masa naik (raise time) o Masa storan (storage time) o Masa lengah (delay time) o Masa menurun (fall time)

MASA MENAIK , tr

Tempoh masa yang diambil oleh arus untuk mengalir dari sifar sehingga takat tepu (max) bila keupayaan dikenakan

Masa yang diambil kira adalah dari 10 % sehingga mencapai 90% maksima 90% 10% MASA STORAN , ts

Masa yang diperlukan untuk membuang cas berlebihan pada base (tapak) transistor

Selalunya semasa transistor ON, tapak akan menerima arus berlebihan. Maka apabila transistor OFF, arus berlebihan perlu dinyahcaskan atau dibuangkan. Oleh itu, masa storan diperlukan untuk membuang cas – cas tersebut.

MASA LENGAH , tp

Tempoh masa yang diambil untuk mengubah dari HIGH ke LOW atau dari LOW ke HIGH

Perubahan HIGH ke LOW = tpHL Perubahan LOW ke HIGH = tpLH tpHL = lengah masa untuk mengubah dari logik ‘1’ input ke logik ‘0’ output tpLH = lengah masa untuk mengubah dari logik ‘0’ input ke logik ‘1’ output

tr

tpHL tpLH

Input H

H

L

Output L

E3165 - AMY 9

MASA MENURUN , tf

Tempoh masa yang diambil untuk arus mula mengurang ke sifar bila suis dibuka Masa yang diambil kira juga dari 90% mula menurun sehingga 10% mencapai

takat sifar

10%

90%

tf

E3165 - AMY 10

1.4 MENGHURAIKAN DENGAN GAMBARAJAH OPERASI LITAR TTL TTL

TTL adalah singkatan bagi transistor – transistor logic atau keluarga logik transistor

Ia merupakan satu teknologi litar bersepadu yang menggunakan transistor dwikutub sebagai unsur litar utama

Keluarga logik transistor (TTL) digunakan secara meluas dalam penggunaan peranti SSI dan MSI

SSI (Small Scale Intergration) seperti flip-flop, dan MSI (Medium Scale Intergration) seperti register, counter, decoder, dll

TTL dibahagikan kepada 2 bentuk iaitu:- o Totem Pole:- Siri 74, 74L, 74H o Schottky:- 74S, 74LS, 74AS, 74ALS

OPERASI GET TAK DAN TTL PAIWAI

Rekabentuk litar +5V

Pengendalian litar

A B C

Y

Q1 Q2

o Walaupun litar ini kelihatan terlalu kompleks, kita boleh memudahkan analisisnya dengan menggunakan diod.

A B C

+5V

Y

Q1

Q2

E3165 - AMY 11

o Apabila semua input ABC dibekalkan logik ‘0’, transisitor Q1 akan OFF. o Transistor Q1 adalah OFF kerana diod ABC telah pincang depan. Diod

umpama dibumikan. Maka transistor Q1 membekalkan input ‘0’ pada transistor Q2.

o Bila tapak Q2 menerima input ‘0’. Maka Q2 juga akan OFF o Oleh demikian, output Y akan berlogik ‘1’ kerana telah menerima input

dari Vcc 5V. o Apabila salah satu input ABC berlogik ‘1’, transistor Q1 tetap akan OFF.

Maka output Y = 1 o Bila semua input ABC berlogik ‘1’, transistor Q1 akan ON kerana diod

menjadi pincang songsang o Q1 akan membekalkan input ‘1’ pada Q2. maka Q2 akan ON o Bila Q2 adalah ON, arus akan mengalir terus ke bumi. Maka output Y = 0

Ringkasan pengendalian litar:-

Semua Input ABC = 0 • Q1 OFF • Q1 bekalkan input 0 pada Q2 • Q2 OFF • Output Y = 1

Salah satu input ABC = 1 • Q1 OFF • Q2 OFF • Output Y = 1

Semua input ABC = 1 • Q1 ON • Q1 bekalkan input 1 pada Q2 • Q2 ON • Output Y = 0

Jadual kebenaran:-

A B C Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0

E3165 - AMY 12

PERBEZAAN TTL PIAWAI DENGAN TTL SCHOTTKY

TTL Piawai TTL Schottky Menggunakan pensuisan tepu Tidak membenarkan transistor pergi dalam

ketepuan Mengambil masa storan yang panjang Mengurangkan masa storan Halaju pensuisan yang lambat Halaju pensuisan yang cepat KELEBIHAN TTL SCHOTTKY

Diod schottky digunakan di dalam rekabentuk litar TTL schottky

REKABENTUK LITAR GET TAK DAN SCHOTTKY 74S

A B

+5V

Q1

Q2

Q3

Q4

Y

Q6

D1 D2 Q5

E3165 - AMY 13

Dalam get TAK DAN Schottky, transistor Q2, Q3, Q5 dan Q6 adalah transistor schottky

D1 dan D2 untuk menghadkan voltan masukan negatif Pengendalian litar:-

o Salah satu input atau semua input berlogik ‘0’ Q1 OFF Q1 bekalkan input ‘0’ pada Q2 Q2 OFF Q5 dan Q6 juga OFF Q3 menerima input dari Vcc 5V Q3 ON Q4 ON Output Y = ‘1’ @ 5V

o Semua input AB = ‘1’

Q1 ON Q1 bekalkan input ‘1’ pada Q2 Q2 ON Q5 dan Q6 juga ON Bila Q5 dan Q6 ON maka semua arus akan terus ke bumi Output Y = ‘0’

PERBEZAAN TTL SCHOTTKY DENGAN TTL SCHOTTKY KUASA RENDAH

TTL Schottky TTL Schottky Kuasa Rendah Menggunakan nilai perintang yang kecil Menggunakan nilai perintang yang besar Keperluan kuasa tinggi Keperluan kuasa rendah Menggunakan transistor berbilang pemancar pada masukan

Menggunakan diod schottky pada masukan

REKABENTUK LITAR GET TAK DAN SCHOTTKY KUASA RENDAH (74LS) +5V

Q1

Q2

Q3

D3

D4

D1

A B

Y

Q4 D2

E3165 - AMY 14

Pengendalian litar:- o Salah satu litar atau semua litar berinput logik ‘0’

D3 dan D4 pincang depan Q1 OFF Q4 OFF Q2 menerima bekalan dari Vcc 5V Q2 ON Q3 ON Output Y = 1

o Semua input berlogik ‘1’ D3 dan D4 pincang songsang Q1 dan Q4 ON Q2 dan Q3 juga ON kerana menerima bekalan dari Vcc Semua bekalan terus ke bumi Output Y = ‘0’

E3165 - AMY 15

1.5 MENERANGKAN KEADAAN MEMUNCA ARUS DAN MENENGGELAM ARUS

Get TTL diterangkan mengikut bagaimana arus mengalir antara keluaran satu litar logik dengan masukan litar logik yang lain

KEADAAN MEMUNCA ARUS +Vcc

Get 2 Get 1

‘1’ ‘0’ Rendah

‘0’ Rendah IIH

Bila output Get 1 adalah TINGGI, arus IIH masuk ke dalam get 2 dan terus ke bumi. Oleh demikian get 1 bertindak sebagai punca arus untuk masukan get 2

KEADAAN MENENGGELAM ARUS

+Vcc

Get 2 Get 1

‘0’ ‘1’ Tinggi

‘1’ Tinggi

IIL

Get 2 dibekalkan kepada Vcc. Bila Get 1 = RENDAH, arus mengalir dari dalam get 2 melalui get 1 ke bumi. Oleh demikian get 2 berupaya bertindak menenggelamkan arus, IIL.

E3165 - AMY 16

1.6 PERBEZAAN ANTARA FAMILI – FAMILI LOGIK BERSEPADU

Perbezaan antara famili – famili logik bersepadu dibandingkan antara parameter – parameter berikut:-

o Lengah perambatan o Keperluan kuasa o Kelalian hingar o Rebak masuk o Rebak keluar

LENGAH PERAMBATAN

Dua masa lengah perambatan ditakrifkan sebagai o Perubahan masa lengah dalam laluan dari logik 0 ke logik 1 (LOW ke

HIGH) o Perubahan masa lengah dalam laluan dari logik 1 ke logik 0 (HIGH ke

LOW) KEPERLUAN KUASA

Semua IC memerlukan jumlah kuasa elektrik untuk beroperasi Kuasa dibekalkan oleh satu atau lebih bekalan kuasa yang disambungkan

kepada pin kuasa di IC Dilabelkan sebagai VDD atau VCC Formula:-

PD = ICC x VCC KELALIAN HINGAR

Takrif: keupayaan litar untuk membiarkan voltan hingar pada masukannya Ukuran kelalian hingar dipanggil jidar hingar Jidar hingar keadaan-tinggi VNH ditakrifkan sebagai

VNH = VOH(min) - VIH(min)

Dimana VOH(min) = voltan keluaran aras tinggi VIH(min) = voltan masukan aras tinggi

Jidar hingar keadaan-rendah VNL ditakrif sebagai

VNL = VIL(max) - VOL(max) Dimana VIL = voltan masukan aras rendah VOL = voltan keluaran aras rendah

E3165 - AMY 17

REBAK MASUK (Fan-in)

Bilangan maksimum talian keluaran yang boleh disambungkan kepada satu terminal masukan get.

Formula:-

Fan-in(low) = IIL (max) IIL (biasa)

Fan-in(high) = IIH (max) IIH (biasa)

REBAK KELUAR (Fan-out)

Bilangan maksimum masukan logik yang dapat dijalankan oleh satu talian keluaran logik

Formula:-

Fan-out(low) = IOL (max) IIL (max)

Fan-in(low) = IOH (max) IIH (max)

E3165 - AMY 18

1.7 LOGIK PELENGKAP MOS (CMOS)

Keluarga CMOS ini menggunakan kedua – dua MOSFET saluran P dan N dalam litar yang sama utk memperolehi kebaikan daripada keluarga P-MOS dan N-MOS

Berbanding dengan TTL, proses pembikinan CMOS lebih mudah dan mempunyai kepadatan pembungkusan yang lebih besar.

Keperluan kuasa litar CMOS lebih rendah berbanding dengan litar TTL. 1.7.1 PENYONGSANGAN CMOS

P

N

+ Vmasuk -

+VDD Vkeluar

Vmasuk Q1 Q2 Vkeluar

1.7.2 GET TAK DAN CMOS

1 0 1 0

0 1 0 1

P P

N

N

+VDD A X B

A B X 0 0 1 0 1 1 1 0 1 1 1 0

E3165 - AMY 19

LATIHAN 1 1. Terangkan dengan bantuan gambarajah TRANSISTOR sebagai suis bila ia di

dalam keadaan ON dan OFF. 2. Tunjukkan dan buktikan bagaimana litar diod bertindak sebagai suis bagi litar get ATAU berpandukan gambarajah yang sesuai. Sertakan jadual kebenaran bagi Litar logik tersebut. 3. Berikan maksud bagi MASA MENAIK dan MASA MENURUN. 4. Terangkan bagaimana diod bertindak sebagai suatu suis. 5. Apakah faktor – faktor yang mempengaruhi operasi sesuatu litar?

E3165 - AMY 20